候选比选

874S02BMILF / MC100EL38DWR2G / MC100LVEL39DWR2G / MC100LVEL40DWG / MC100EP139DWG 型号对比

把候选型号放在同一页比选，先看品牌、封装、库存和资料，再决定加入清单。

5/6 个型号适合集中比选、核对差异和整理备注
查看库存 加入清单

对比摘要

这一页先看什么

当前候选已适合横向比较，建议一起加入清单确认数量、批号、包装和交期。

0公开现货 5资料入口 SOIC-20-300mil主封装 MC100EL38DWR2G / 80,000高库存

清单备注

对比结论与清单备注

建议先核对再提交

当前候选在封装、品牌、分类、资料或供货状态上存在差异，不能直接视为等效替代。 这段备注可直接复制到清单需求或客服沟通里，便于继续确认库存和报价。

封装一致性方向接近品牌/制造商需限定品牌资料入口可核对 PDF供货状态有公开线索
清单备注
原型号/候选型号：874S02BMILF / MC100EL38DWR2G / MC100LVEL39DWR2G / MC100LVEL40DWG / MC100EP139DWG
当前建议：建议先核对再提交
不可放宽参数：封装、引脚、电压、电流、温度等级、精度、认证要求
封装信息：SOIC-20-300mil
品牌/制造商：RENESAS(瑞萨)/IDT / onsemi(安森美)
可接受替代范围：请填写可接受品牌、同封装候选、国产替代或指定不可替代
请确认制造商 PDF、批号、包装、交期、含税报价、检测资料和可发数量
比较项874S02BMILFMC100EL38DWR2GMC100LVEL39DWR2GMC100LVEL40DWGMC100EP139DWG
品牌/制造商RENESAS(瑞萨)/IDTonsemi(安森美)onsemi(安森美)onsemi(安森美)onsemi(安森美)
封装SOIC-20-300milSOIC-20-300milSOIC-20-300milSOIC-20-300milSOIC-20-300mil
类目时钟和定时 > 时钟发生器/频率合成器/PLL时钟和定时 > 时钟发生器/频率合成器/PLL时钟和定时 > 时钟发生器/频率合成器/PLL时钟和定时 > 时钟发生器/频率合成器/PLL时钟和定时 > 时钟发生器/频率合成器/PLL
库存询盘确认询盘确认询盘确认询盘确认询盘确认
报价询盘报价询盘报价询盘报价询盘报价询盘报价
资料有资料入口有资料入口有资料入口有资料入口有资料入口
描述874S02BMILFMC100EL38 是一款低歪曲率 2 分频、4/6 分频时钟生成芯片进行分频，明确适用于低歪曲率时钟生成应用。内部分频器互相同步，因此公共输出边全部精确对齐。该器件可由差分或单端 ECL 驱动，如果使用正向电源，则由 PECL 输入信号驱动。仅为此器件提供 VBB 引脚，即内部产生的供应电压。对于单端输入情况，未使用的差分输入将作为开关参考电压联接 VBB。VBB 还可将 AC 耦合输入重偏置。使用时，通过 0.01 F 电容器对 VBB 和 VCC 进行去耦合，并将源或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。公共启用 (ENbar) 是同步的，因此内部分频器仅在内部时钟已在低电平状态时启用/禁用。这样会避免当设备启用/禁用时在内部时钟上产生短时钟脉冲，这种情况可能发生在异步控制中。内部矮脉冲可能导致内部分频器级之间的同步丢失。内部启用触发器在输入时钟的下降边进行计时，因此，所有相关规格限制都参考到时钟输入的负边。每当 2 分频 4/6 输出分频均从低电平转换为高电平时，Phase_Out 输出都将进入高电平一个时钟周期。此输出可实现系统内的时钟同步。启动时，内部触MC100LVEL39DWR2GMC100LVEL40 是一款三态相位频率检测器，用于在锁定时需要最低相位和频率差异的锁相环应用。先进设计明显减少了该检测器的死区。为了实现正确运行，R 和 V 输入的输入边速率应小于 5 ns。该器件设计使用 3.3 V 电源。当参考 (R) 和反馈 (FB) 输入的频率和/或相位不同时，差分 UP (U) 和 DOWN (D) 输出将提供脉冲流，如果减去和集成这些脉冲流则会提供用于控制 VCO 的误差电压。仅为此器件提供 VBB 引脚，即内部产生的供应电压。对于单端输入的情况，将未使用的差分输入联接至 VBB，作为开关参考电压。VBB 还可将 AC 耦合输入重偏置。使用时，通过 0.01 5F 电容器对 VBB 和 VCC 进行去耦合，并将源电流或汲电流限制为 0.5 mA。不使用时，VBB 应保持开路。有关应用信息，请参见 AND8040/D“锁相环运行”。100 系列包含温度补偿。MC10/100EP139 是一款低歪曲率 2/4 分频、4/5/6 分频时钟生成芯片进行分频，明确适用于低歪曲率时钟生成应用。内部分频器互相同步，因此公共输出边全部精确对齐。该器件可由差分或单端 ECL 驱动，如果使用正向电源，则由 LVPECL 输入信号驱动。另外，通过使用 VBB 输出，可以将正弦源以交流方式耦合到该器件中。如果要使用单端信号，则应该将 VBB 引脚联接 CLKbar 输入，并通过 0.01 uF 电容器旁通接地。公共启用 (ENbar) 是同步的，因此内部分频器仅在内部时钟已在低电平状态时启用/禁用。这样会避免当设备启用/禁用时在内部时钟上产生短时钟脉冲，这种情况可能发生在异步控制中。内部启用触发器在输入时钟的下降边进行计时，因此，所有相关规格限制都参考到时钟输入的负边。启动时，内部触发器将达到随机状态；因此，对于使用多个 EP139 的系统来说，必须断定主时钟重置 (MR) 输入以确保同步。对于仅使用一个 EP139 的系统，不需要作为内部分频器设计运行的 MR 引脚将确保一个器件 2/4 输出分频和 4/5/6 个输出分频之间的同步。所有 VCC 和 VEE
操作加入清单加入清单加入清单加入清单加入清单

关键差异

关键差异与建议查看

把封装、品牌、分类、资料和供货状态分开看，更容易判断哪些型号值得继续查看。

比较项当前情况页面信息建议查看
封装一致性封装方向接近SOIC-20-300mil可继续查看尺寸、引脚和订购后缀。
品牌/制造商存在多品牌候选RENESAS(瑞萨)/IDT / onsemi(安森美)提交需求时写明可接受品牌，避免默认等效。
分类与应用用途方向接近时钟和定时 > 时钟发生器/频率合成器/PLL同类目不代表参数等效，仍需核对关键电气参数。
资料完整度资料入口齐全5 个有资料入口使用PDF核对引脚、封装、绝对最大额定值和典型应用。
供货状态有公开线索0 个公开现货 / 0 个需询盘页面库存仅供参考，下单前请再确认数量、批号、包装、交期和报价。
加入清单前建议补齐
原始需求874S02BMILF / MC100EL38DWR2G / MC100LVEL39DWR2G / MC100LVEL40DWG目标数量每个型号分别填写需求数量不可放宽参数封装、引脚、电压、电流、温度等级、精度等可接受替代品牌范围、国产替代、同封装候选是否接受交付要求批号、包装、交期、含税报价和检测资料

对比结果适合用于继续筛选和提交需求。替代、同封装、同系列或同品牌候选都还需要按资料确认。

带这些信息去询价查看这些现货同封装继续下单前确认
先看封装

同封装更利于替代，但仍需核对尺寸、引脚和订购料号。

再看库存

页面数量仅供参考，批号、包装和可发数量以人工回复为准。

一起加入

多个候选型号建议一次加入清单，让业务统一确认交期和替代建议。